Altera Nios Development Board - Manual (Page 40)

A–2 Altera Corporation
September 2004
Description
Pin
Name
Pin #
Pin
Name
Pin #
Pin
Name
Pin
#
Pin
Name
Pin #
Pin
Name
Pin #
FSE_D0 Shared Data IO H12 D0 31 D0 7 D0 107
FSE_D1 IO F12 D1 32 D1 8 D1 106
FSE_D2 IO J12 D2 33 D2 9 D2 105
FSE_D3 IO M12 D3 34 D3 10 D3 104
FSE_D4 IO H17 D4 38 D4 13 D4 102
FSE_D5 IO K18 D5 39 D5 14 D5 101
FSE_D6 IO H18 D6 40 D6 15 D6 100
FSE_D7 IO G18 D7 41 D7 16 D7 99
FSE_D8 IO B8 D8 29 D8 76
FSE_D9 IO A8 D9 30 D9 75
FSE_D10 IO A9 D10 31 D10 74
FSE_D11 IO C9 D11 32 D11 73
FSE_D12 IO E10 D12 35 D12 71
FSE_D13 IO A10 D13 36 D13 70
FSE_D14 IO C10 D14 37 D14 69
FSE_D15 IO B10 D15 38 D15 68
FSE_D16 IO A11 D0 7 D16 66
FSE_D17 IO C11 D1 8 D17 65
FSE_D18 IO D11 D2 9 D18 64
FSE_D19 IO B11 D3 10 D19 63
FSE_D20 IO D10 D4 13 D20 61
FSE_D21 IO G10 D5 14 D21 60
FSE_D22 IO F10 D6 15 D22 59
FSE_D23 IO H11 D7 16 D23 58
FSE_D24 IO G11 D8 29 D24 56
FSE_D25 IO F8 D9 30 D25 55
FSE_D26 IO J9 D10 31 D26 54
FSE_D27 IO J13 D11 32 D27 53
FSE_D28 IO L13 D12 35 D28 51
FSE_D29 IO M11 D13 36 D29 50
FSE_D30 IO L11 D14 37 D30 49
FSE_D31 IO G7 D15 38 D31 48
Table A–9. Shared Bus Table (Part 2 of 3)
NET Name
NET
Description
PLD (U53) Flash (U5) SRAM (U35) SRAM (U36) Ethernet (U4)