Xantrex Technology XDL 35-5T - Manual (Page 135)

117 Sono stati richiesti i dati d'impostazione, ma la memoria indicata contiene dati
alterati. Questo errore indica la presenza di un guasto hardware o l'alterazione dei
dati, che può essere risolta riscrivendo i dati nella memoria.
120 Il valore numerico inviato con il comando era troppo grande o troppo piccolo.
Contiene valori negativi, mentre sono ammessi solo valori positivi.
123 È stato richiesto il richiamo/la memorizzazione dei dati d'impostazione da/a un
numero di memoria illecito.
124 È stata richiesta una nuova gamma di esercizio, ma le impostazioni attuali della
PSU non lo consentono – per ulteriori dettagli, vedi le istruzioni sul funzionamento
in manuale.
Bit 3 - Errore tempo scaduto verifica. Viene impostato quando un parametro prevede
l'esecuzione della 'verifica' e il valore non viene raggiunto entro 5 secondi, ovvero la
tensione erogata è rallentata dalla presenza di un condensatore di grandi dimensioni
sull'uscita.
Bit 2 - Errore richiesta di informazioni. Viene impostato quando si verifica un errore di richiesta di
informazioni. Il numero dell'errore viene memorizzato nel Query Error Register. Gli errori
possibili sono indicati qui di seguito.
1. Errore assenza interruzioni
2. Errore blocco dati
3. Errore assenza segnale finale
Bit 1 - A disposizione.
Bit 0 - Operazione ultimata. Viene impostato alla ricezione del comando *OPC.
Limit Event Status Register e Limit Event Status Enable Register
Vengono utilizzate due coppie di registri oltre alla norma IEEE 488.2. Ciascuna coppia di registri
è composta dal registro Limit Event Status Register e dal registro Limit Status Event Enable
Register. Il registro Limit Event Status Register 1 (LSR1) e il registro Limit Event Status Enable
Register 1 (LSE1) interessano l’uscita 1. Il registro Limit Event Status Register 2 (LSR2) e il
registro Limit Event Status Enable Register 2 (LSE2) interessano l’uscita 2 e l’uscita Auxiliary. Lo
scopo di questi registri consiste nel segnalare al controller quando i valori delle uscite entrano od
escono dal campo dei valori di corrente o di tensione ammessi mediante la memorizzazione di
uno storico degli interventi delle termiche dall’ultimo rilevamento dei valori.
Tutti i set di bit nel registro Limit Event Status Register che corrispondono al set di bit nel registro
Limit Event Status Enable Register corrispondente provocano l’impostazione del bit LIM1 o LIM2
nel registro Status Byte Register.
I registri Limit Event Status Registers 1 e 2 vengono letti e svuotati dai comandi LSR1? e LSR2?
rispettivamente. I registri Limit Event Status Enable Registers 1 e 2 vengono impostati dai
comandi LSE1<nrf> e LSE2<nrf> e letti dai comandi LSE1? e LSE2? rispettivamente.
Registro Limit Event Status Register 1
Bit 7 - a disposizione
Bit 6 - a disposizione
Bit 5 - Viene impostato quando interviene la termica rilevamento dell’uscita 1
Bit 4 - Viene impostato quando interviene la termica sovratemperatura dell’uscita 1
Bit 3 - Viene impostato quando interviene la termica sovracorrente dell’uscita 1
Bit 2 - Viene impostato quando interviene la termica sovratensione dell’uscita 1
Bit 1 - Viene impostato quando l’uscita 1 si trova entro il valore max (modalità corrente costante)
Bit 0 - Viene impostato quando l’uscita 1 si trova entro il valore max (modalità tensione costante)
133