Altera Nios Development Board - Manual (Page 42)

A–2 Altera Corporation
December 2004
Description
FSE_D0 Shared Data IO C6 D0 31 D0 7 D0 107
FSE_D1 IO E6 D1 32 D1 8 D1 106
FSE_D2 IO B6 D2 33 D2 9 D2 105
FSE_D3 IO A6 D3 34 D3 10 D3 104
FSE_D4 IO F7 D4 38 D4 13 D4 102
FSE_D5 IO E7 D5 39 D5 14 D5 101
FSE_D6 IO B7 D6 40 D6 15 D6 100
FSE_D7 IO A7 D7 41 D7 16 D7 99
FSE_D8 IO D7 D8 29 D8 76
FSE_D9 IO C7 D9 30 D9 75
FSE_D10 IO F8 D10 31 D10 74
FSE_D11 IO E8 D11 32 D11 73
FSE_D12 IO B8 D12 35 D12 71
FSE_D13 IO A8 D13 36 D13 70
FSE_D14 IO D8 D14 37 D14 69
FSE_D15 IO C8 D15 38 D15 68
FSE_D16 IO B9 D0 7 D16 66
FSE_D17 IO A9 D1 8 D17 65
FSE_D18 IO D9 D2 9 D18 64
FSE_D19 IO C9 D3 10 D19 63
FSE_D20 IO E9 D4 13 D20 61
FSE_D21 IO E10 D5 14 D21 60
FSE_D22 IO B10 D6 15 D22 59
FSE_D23 IO A10 D7 16 D23 58
FSE_D24 IO F10 D8 29 D24 56
FSE_D25 IO C10 D9 30 D25 55
FSE_D26 IO D10 D10 31 D26 54
FSE_D27 IO C11 D11 32 D27 53
FSE_D28 IO D11 D12 35 D28 51
FSE_D29 IO B11 D13 36 D29 50
FSE_D30 IO A11 D14 37 D30 49
FSE_D31 IO E11 D15 38 D31 48
Table A–9. Shared Bus Table (Part 2 of 3)
NET Name
NET
Description
PLD (U60) Flash (U5) SRAM (U35) SRAM (U36) Ethernet (U4)
Pin
Name
Pin #
Pin
Name
Pin #
Pin
Name
Pin #
Pin
Name
Pin #
Pin
Name
Pin #