Cirrus Logic EP7312 User Manual
Page 48
48
Copyright Cirrus Logic, Inc. 2011
(All Rights Reserved)
DS508F2
EP7312
High-Performance, Low-Power System on Chip
118
K11
D[20]
I/O
211
119
L16
A[19]/DRA[8]
O
214
120
K12
D[19]
I/O
216
121
L15
A[18]/DRA[9]
O
219
122
K13
D[18]
I/O
221
126
J10
A[17]/DRA[10]
O
224
127
J16
D[17]
I/O
226
128
J11
A[16]/DRA[11]
O
229
129
J15
D[16]
I/O
231
130
J12
A[15]/DRA[12]
O
234
131
H16
D[15]
I/O
236
132
J13
A[14]/DRA[13]
O
239
133
H15
D[14]
I/O
241
134
H13
A[13]/DRA[14]
O
244
135
G16
D[13]
I/O
246
136
H12
A[12]
O
249
137
G15
D[12]
I/O
251
138
H11
A[11]
O
254
141
F15
D[11]
I/O
256
142
H10
A[10]
O
259
143
E16
D[10]
I/O
261
144
G13
A[9]
O
264
145
E15
D[9]
I/O
266
146
G12
A[8]
O
269
147
D16
D[8]
I/O
271
148
G11
A[7]
O
274
150
D15
D[7]
I/O
276
151
F13
nBATCHG
I
279
152
C16
nEXTPWR
I
280
153
F12
BATOK
I
281
154
C15
nPOR
I
282
155
E13
nMEDCHG/nBROM
I
283
156
B16
nURESET
I
284
161
B14
WAKEUP
I
285
162
D11
nPWRFL
I
286
163
A13
A[6]
O
287
164
F10
D[6]
I/O
289
165
B13
A[5]
O
292
166
E10
D[5]
I/O
294
169
B12
A[4]
O
297
170
D10
D[4]
I/O
299
Table 22. JTAG Boundary Scan Signal Ordering (Continued)
LQFP
Pin No.
PBGA
Ball
Signal
Type
Position