Altera Nios Development Board - Manual (Page 46)

A–2 Altera Corporation
July 2005
Description
Pin
Name
Pin #
Pin
Name
Pin #
Pin
Name
Pin
#
Pin
Name
Pin #
Pin
Name
Pin #
FSE_D0 Shared Data IO E16 D0 35 D0 7 D0 107
FSE_D1 IO G15 D1 37 D1 8 D1 106
FSE_D2 IO E19 D2 39 D2 9 D2 105
FSE_D3 IO D20 D3 41 D3 10 D3 104
FSE_D4 IO G19 D4 44 D4 13 D4 102
FSE_D5 IO D19 D5 46 D5 14 D5 101
FSE_D6 IO E20 D6 48 D6 15 D6 100
FSE_D7 IO F20 D7 50 D7 16 D7 99
FSE_D8 IO T4 D8 29 D8 76
FSE_D9 IO T5 D9 30 D9 75
FSE_D10 IO U3 D10 31 D10 74
FSE_D11 IO U4 D11 32 D11 73
FSE_D12 IO T8 D12 35 D12 71
FSE_D13 IO T9 D13 36 D13 70
FSE_D14 IO V3 D14 37 D14 69
FSE_D15 IO V4 D15 38 D15 68
FSE_D16 IO U5 D0 7 D16 66
FSE_D17 IO U6 D1 8 D17 65
FSE_D18 IO T6 D2 9 D18 64
FSE_D19 IO T7 D3 10 D19 63
FSE_D20 IO U7 D4 13 D20 61
FSE_D21 IO U8 D5 14 D21 60
FSE_D22 IO V5 D6 15 D22 59
FSE_D23 IO V6 D7 16 D23 58
FSE_D24 IO V7 D8 29 D24 56
FSE_D25 IO V8 D9 30 D25 55
FSE_D26 IO W5 D10 31 D26 54
FSE_D27 IO W6 D11 32 D27 53
FSE_D28 IO W7 D12 35 D28 51
FSE_D29 IO W8 D13 36 D29 50
FSE_D30 IO AA5 D14 37 D30 49
FSE_D31 IO AA6 D15 38 D31 48
Table A–9. Shared Bus Table (Part 2 of 3)
NET Name
NET
Description
PLD (U60) Flash (U5) SRAM (U35) SRAM (U36) Ethernet (U4)