Xilinx DS610 User Manual

Page 78

Advertising
background image

Spartan-3A DSP FPGA Family: Pinout Descriptions

DS610 (v3.0) October 4, 2010

www.xilinx.com

Product Specification

78

1

IO_L50N_1

K21

I/O

1

IO_L46N_1

K22

I/O

1

IO_L46P_1

K23

I/O

1

IP_L40P_1

K24

INPUT

1

IO_L41P_1

K25

I/O

1

IO_L41N_1

K26

I/O

1

IO_L59P_1

J19

I/O

1

IO_L59N_1

J20

I/O

1

IO_L62P_1/A20

J21

DUAL

1

IO_L49N_1

J22

I/O

1

IO_L49P_1

J23

I/O

1

IO_L43N_1/A19

J25

DUAL

1

IO_L43P_1/A18

J26

DUAL

1

IO_L64P_1/A24

H20

DUAL

1

IO_L62N_1/A21

H21

DUAL

1

IP_L48N_1

H24

INPUT

1

IP_L44N_1

H25

INPUT

1

IP_L44P_1/VREF_1

H26

VREF

1

IO_L64N_1/A25

G21

DUAL

1

IO_L58N_1

G22

I/O

1

IO_L51P_1

G23

I/O

1

IO_L51N_1

G24

I/O

1

IP_L52N_1/VREF_1

G25

VREF

1

IO_L58P_1/VREF_1

F22

VREF

1

IO_L56N_1

F23

I/O

1

IO_L54N_1

F24

I/O

1

IO_L54P_1

F25

I/O

1

IO_L56P_1

E24

I/O

1

IO_L60P_1

E26

I/O

1

IO_L61N_1

D24

I/O

1

IO_L61P_1

D25

I/O

1

IO_L60N_1

D26

I/O

1

IO_L63N_1/A23

C25

DUAL

1

IO_L63P_1/A22

C26

DUAL

1

IP_L65P_1/VREF_1

B26

VREF

1

IO_L02P_1/LDC1

AE26

DUAL

1

IO_L02N_1/LDC0

AD25

DUAL

1

IO_L05P_1

AD26

I/O

1

IO_L03P_1/A0

AC23

DUAL

Table 66: Spartan-3A DSP FG676 Pinout for
XC3SD1800A FPGA (Cont’d)

Bank

XC3SD1800A Pin Name

FG676

Ball

Type

1

IO_L03N_1/A1

AC24

DUAL

1

IO_L05N_1

AC25

I/O

1

IO_L06P_1

AC26

I/O

1

IO_L07P_1

AB23

I/O

1

IO_L07N_1/VREF_1

AB24

VREF

1

IO_L06N_1

AB26

I/O

1

IO_L09P_1

AA22

I/O

1

IO_L09N_1

AA23

I/O

1

IO_L11P_1

AA24

I/O

1

IO_L11N_1

AA25

I/O

1

IP_L16P_1

W25

INPUT

1

IP_L24P_1

U25

INPUT

1

IP_L65N_1

B25

INPUT

1

IP_L20P_1

W26

INPUT

1

IP_L48P_1

H23

INPUT

1

IP_L52P_1

G26

INPUT

1

VCCO_1

W22

VCCO

1

VCCO_1

T19

VCCO

1

VCCO_1

T25

VCCO

1

VCCO_1

N22

VCCO

1

VCCO_1

L19

VCCO

1

VCCO_1

L25

VCCO

1

VCCO_1

H22

VCCO

1

VCCO_1

E25

VCCO

1

VCCO_1

AB25

VCCO

2

IO_L02P_2/M2

Y7

DUAL

2

IO_L05N_2

Y9

I/O

2

IO_L12P_2

Y10

I/O

2

IO_L17P_2/RDWR_B

Y12

DUAL

2

IO_L25N_2/GCLK13

Y13

GCLK

2

IO_L27P_2/GCLK0

Y14

GCLK

2

IO_L34N_2/D3

Y15

DUAL

2

IP_2/VREF_2

Y16

VREF

2

IO_L43N_2

Y17

I/O

2

IO_L05P_2

W9

I/O

2

IO_L09N_2

W10

I/O

2

IO_L16N_2

W12

I/O

2

IO_L20N_2

W13

I/O

2

IO_L31N_2

W15

I/O

Table 66: Spartan-3A DSP FG676 Pinout for
XC3SD1800A FPGA (Cont’d)

Bank

XC3SD1800A Pin Name

FG676

Ball

Type

Advertising