Altera Stratix V Advanced Systems Development Board - Manual (Page 56)

2–46 Chapter 2: Board Components
Memory
Stratix V Advanced Systems Development Board January 2014 Altera Corporation
Reference Manual
A7 DQ12 1.5-V SSTL Class I AJ28 K21 Data bus
A2 DQ13 1.5-V SSTL Class I AL26 K22 Data bus
B8 DQ14 1.5-V SSTL Class I AH25 K20 Data bus
A3 DQ15 1.5-V SSTL Class I AJ27 G22 Data bus
E3 DQ16 1.5-V SSTL Class I AR30 P21 Data bus
F7 DQ17 1.5-V SSTL Class I AP30 M22 Data bus
F2 DQ18 1.5-V SSTL Class I AU32 R21 Data bus
F8 DQ19 1.5-V SSTL Class I AT30 R22 Data bus
H3 DQ20 1.5-V SSTL Class I AH30 T21 Data bus
H8 DQ21 1.5-V SSTL Class I AH31 T22 Data bus
G2 DQ22 1.5-V SSTL Class I AJ30 U20 Data bus
H7 DQ23 1.5-V SSTL Class I AJ31 U21 Data bus
D7 DQ24 1.5-V SSTL Class I AG27 N20 Data bus
C3 DQ25 1.5-V SSTL Class I AG28 U18 Data bus
C8 DQ26 1.5-V SSTL Class I AG25 M20 Data bus
C2 DQ27 1.5-V SSTL Class I AG30 V18 Data bus
A7 DQ28 1.5-V SSTL Class I AF28 L20 Data bus
A2 DQ29 1.5-V SSTL Class I AK29 T18 Data bus
B8 DQ30 1.5-V SSTL Class I AG26 K19 Data bus
A3 DQ31 1.5-V SSTL Class I AF29 P20 Data bus
E3 DQ32 1.5-V SSTL Class I AL28 G14 Data bus
F7 DQ33 1.5-V SSTL Class I AU28 F13 Data bus
F2 DQ34 1.5-V SSTL Class I AU29 H13 Data bus
F8 DQ35 1.5-V SSTL Class I AM28 G13 Data bus
H3 DQ36 1.5-V SSTL Class I AP27 K16 Data bus
H8 DQ37 1.5-V SSTL Class I AK27 K13 Data bus
G2 DQ38 1.5-V SSTL Class I AV28 J13 Data bus
H7 DQ39 1.5-V SSTL Class I AL27 J16 Data bus
D7 DQ40 1.5-V SSTL Class I AR29 M14 Data bus
C3 DQ41 1.5-V SSTL Class I AU31 N16 Data bus
C8 DQ42 1.5-V SSTL Class I AM29 L14 Data bus
C2 DQ43 1.5-V SSTL Class I AW32 T16 Data bus
A7 DQ44 1.5-V SSTL Class I AP28 M15 Data bus
A2 DQ45 1.5-V SSTL Class I AV31 T17 Data bus
B8 DQ46 1.5-V SSTL Class I AN28 J15 Data bus
A3 DQ47 1.5-V SSTL Class I AU30 R16 Data bus
E3 DQ48 1.5-V SSTL Class I AN25 P15 Data bus
F7 DQ49 1.5-V SSTL Class I AU27 V15 Data bus
F2 DQ50 1.5-V SSTL Class I AM25 V13 Data bus
Table 2–23. FPGA1 DDR3 Devices Pin Assignments, Schematic Signal Names, and Functions (Part 5 of 7)
Board
Reference
Schematic
Signal Name
I/O Standard Stratix V GX FPGA1 Device Pin Number Description