Altera 100G Development Kit, Stratix V GX Edition - Manual (Page 64)

2–56 Chapter 2: Board Components
Components and Interfaces
100G Development Kit, Stratix V GX Edition August 2012 Altera Corporation
Reference Manual
C5 QDR2A_A4 1.5-V HSTL BA24 Address bus
C7 QDR2A_A5 1.5-V HSTL BC26 Address bus
N5 QDR2A_A6 1.5-V HSTL AW24 Address bus
N6 QDR2A_A7 1.5-V HSTL BA25 Address bus
N7 QDR2A_A8 1.5-V HSTL AY25 Address bus
P4 QDR2A_A9 1.5-V HSTL AH22 Address bus
P5 QDR2A_A10 1.5-V HSTL AJ23 Address bus
P7 QDR2A_A11 1.5-V HSTL AU24 Address bus
P8 QDR2A_A12 1.5-V HSTL AR25 Address bus
R3 QDR2A_A13 1.5-V HSTL AJ22 Address bus
R4 QDR2A_A14 1.5-V HSTL AK21 Address bus
R5 QDR2A_A15 1.5-V HSTL AL21 Address bus
R7 QDR2A_A16 1.5-V HSTL AK23 Address bus
A9 QDR2A_A17 1.5-V HSTL AV25 Address bus
A3 QDR2A_A18 1.5-V HSTL AT23 Address bus
C6 QDR2A_A19 1.5-V HSTL BD26 Address bus
B7 QDR2A_BWSN0 1.5-V HSTL AJ29 Byte write select
A7 QDR2A_BWSN1 1.5-V HSTL AF29 Byte write select
A5 QDR2A_BWSN2 1.5-V HSTL AF28 Byte write select
B5 QDR2A_BWSN3 1.5-V HSTL AE28 Byte write select
A1 QDR2A_CQ_N 1.5-V HSTL BC28 QDR II echo clock
A11 QDR2A_CQ_P 1.5-V HSTL AH27 QDR II echo clock
P10 QDR2A_D0 1.5-V HSTL AR30 Write data bus
N11 QDR2A_D1 1.5-V HSTL AT32 Write data bus
M11 QDR2A_D2 1.5-V HSTL AU32 Write data bus
K10 QDR2A_D3 1.5-V HSTL AV32 Write data bus
J11 QDR2A_D4 1.5-V HSTL AV31 Write data bus
G11 QDR2A_D5 1.5-V HSTL AW30 Write data bus
E10 QDR2A_D6 1.5-V HSTL BD32 Write data bus
D11 QDR2A_D7 1.5-V HSTL AY30 Write data bus
C11 QDR2A_D8 1.5-V HSTL AG30 Write data bus
N10 QDR2A_D9 1.5-V HSTL AT30 Write data bus
M9 QDR2A_D10 1.5-V HSTL AU31 Write data bus
L9 QDR2A_D11 1.5-V HSTL AU30 Write data bus
J9 QDR2A_D12 1.5-V HSTL AW32 Write data bus
G10 QDR2A_D13 1.5-V HSTL AY31 Write data bus
F9 QDR2A_D14 1.5-V HSTL BC32 Write data bus
D10 QDR2A_D15 1.5-V HSTL AG29 Write data bus
C9 QDR2A_D16 1.5-V HSTL AH31 Write data bus
Table 2–37. QDR II Interface Pin Assignments, Schematic Signal Names, and Functions (Part 2 of 6)
Board
Reference
Schematic Signal
Name
I/O Standard
Stratix V GX
Device Pin Number
Description