Texas Instruments TMS320C64x DSP - Manual (Page 158)

BT.656 Video Display Mode
4-13 Video Display Port SPRU629
4.2.4 BT.656 FIFO Unpacking
Display data is always packed into the FIFOs in 64-bit words and must be
unpacked before being sent to the video display data pipeline. The unpacking
and byte ordering is dependant upon the display data size and the device
endian mode. For little-endian operation (default), data is unpacked from right
to left; for big-endian operation, data is unpacked from left to right.
The 8-bit BT.656 mode uses three FIFOs for color separation. Four samples
are unpacked from each word as shown in Figure 4–12.
Figure 4–12. 8-Bit BT.656 FIFO Unpacking
VDOUT[9–2]
VCLKOUT
63 56 55 48 47 40 39 32
Y FIFO
Cb FIFO
Cb 0 Cr 0 Cb 1 Cr 1 Y 0 Y 1 Y 2 Y 3 Cb 2 Cr 2 Y 4 Y 5
Cr FIFO
Little-Endian Unpacking
31 24 23 16 15 8 7 0
Y 25
Y 17
Y 9
Y 1
Y 24
Y 16
Y 8
Y 0
Y 27
Y 19
Y 11
Y 3
Y 26
Y 18
Y 10
Y 2
Y 29
Y 21
Y 13
Y 5
Y 28
Y 20
Y 12
Y 4
Y 31
Y 23
Y 15
Y 7
Y 30
Y 22
Y 14
Y 6
63 56 55 48 47 40 39 3231 24 23 16 15 8 7 0
Cb 9
Cb 1
Cb 8
Cb 0
Cb 11
Cb 3
Cb 10
Cb 2
Cb 13
Cb 5
Cb 12
Cb 4
Cb 15
Cb 7
Cb 14
Cb 6
63 56 55 48 47 40 39 3231 24 23 16 15 8 7 0
Cr 9
Cr 1
Cr 8
Cr 0
Cr 11
Cr 3
Cr 10
Cr 2
Cr 13
Cr 5
Cr 12
Cr 4
Cr 15
Cr 7
Cr 14
Cr 6
63 56 55 48 47 40 39 32
Y FIFO
Cb FIFO
Cr FIFO
Big-Endian Unpacking
31 24 23 16 15 8 7 0
Y 25
Y 17
Y 9
Y 1
Y 24
Y 16
Y 8
Y 0
Y 27
Y 19
Y 11
Y 3
Y 26
Y 18
Y 10
Y 2
Y 29
Y 21
Y 13
Y 5
Y 28
Y 20
Y 12
Y 4
Y 31
Y 23
Y 15
Y 7
Y 30
Y 22
Y 14
Y 6
63 56 55 48 47 40 39 3231 24 23 16 15 8 7 0
Cb 9
Cb 1
Cb 8
Cb 0
Cb 11
Cb 3
Cb 10
Cb 2
Cb 13
Cb 5
Cb 12
Cb 4
Cb 15
Cb 7
Cb 14
Cb 6
63 56 55 48 47 40 39 3231 24 23 16 15 8 7 0
Cr 9
Cr 1
Cr 8
Cr 0
Cr 11
Cr 3
Cr 10
Cr 2
Cr 13
Cr 5
Cr 12
Cr 4
Cr 15
Cr 7
Cr 14
Cr 6