Intel CHIPSET 820E - Manual (Page 237)

3-20-2000_10:14
BULK DECOUPLING
41
0.1UF
C256 C257
0.1UF 0.1UF
C258
C255
0.1UF 100UF
C246 C249
100UF 100UF
C250 C251
100UF
100UF
C243 C237
100UF 100UF
C236 C235
0.1UF
22UF
C265
2
1 C264
22UF
12
C233
0.1UF
C222
0.1UF 0.1UF
C226 C227
0.1UF 0.1UF
C228
C184
0.1UF 0.1UF
C210
0.1UF
C218
0.1UF
C219
C89
0.1UF
C36
0.1UF
0.1UF
C216
0.1UF
C125 C143
0.1UF 0.1UF
C153 C154
0.1UF 0.1UF
C151 C181
0.1UF 0.1UF
C238 C188
0.1UF
C114
0.1UF
0.1UF
C310 C351
0.1UF 0.1UF
C146 C175
0.1UF 0.1UF
C145 C177
0.1UF 0.1UF
C144 C176
0.1UF 0.1UF
C178
0.1UF
C147
0.1UF
C172 C195
0.1UF 0.1UF
C106 C152
0.1UF 0.1UF
C163
C357
0.1UF 0.1UF
C65 C259
0.1UF 0.1UF
C64
0.1UF
C240
0.1UF
C330 C337
0.1UF
C332
0.1UF 0.1UF
C341
C345
0.1UF
C334
0.1UF
0.1UF
C331
22UF
C346
2
1
C338
22UF 12
22UF
C342
2
1
22UF
C340
1
2
0.1UF
C339
0.1UF
C229
C217
0.1UF
22UF
C263
2
1
C234
100UF
0.1UF
C247
VCC2_5SBY
VCMOS1_8SBY
+ +
VCC3_3
VCC3_3
VCC3_3
DRAWN BY: LAST REVISED:
SHEET:
FOLSOM, CALIFORNIA 95630 1900 PRAIRIE CITY ROAD
87
6
5
4
3
2
1
A B C D
1
2
3
4
5
6
7
8
D C B A
PCG PLATFORM DESIGN
REV:
0.5
PROJECT:
OF 40
TITLE: INTEL(R) 820E CHIPSET 2 DIMM FCPGA REFERENCE BOARD
R
PCG AE
Camino2
VCC3_3SBY
VCC2_5
VCC12
VCC12-
VCC5
VCC3_3
VCC3_3
+
+
+
+
VCC3_3
+
VCC2_5SBY
VCC3_3 Decoupling
VCC3_3 Decoupling
VCC2_5 Decoupling
Decoupling
Bulk Power Decoupling
RIMMDecoupling
Place 100UF caps, 0.1 ohm ESR, among RIMM connectors
Place a VCMOS1_8SBY 0.1 UF cap at each RIMM