NXP Semiconductors LPC24XX UM10237 - Manual (Page 137)

UM10237_4 © NXP B.V. 2009. All rights reserved.
User manual Rev. 04 — 26 August 2009 137 of 792
NXP Semiconductors
UM10237
Chapter 8: LPC24XX Pin configuration
4. LPC2460/68 pinning information
Table 121. LPC2420/60/68 pin allocation table
CAN and Ethernet pins for LPC2460/68 only.
Pin Symbol Pin Symbol Pin Symbol Pin Symbol
Row A
1 P3[27]/D27/
CAP1[0]/PWM1[4] 2 V
SSIO
3 P1[0]/ENET_TXD0 4 P4[31]/CS1
5 P1[4]/ENET_TX_EN 6 P1[9]/ENET_RXD0 7 P1[14]/ENET_RX_ER 8 P1[15]/
ENET_REF_CLK/
ENET_RX_CLK
9 P1[17]/ENET_MDIO 10 P1[3]/ENET_TXD3/
MCICMD/PWM0[2] 11 P4[15]/A15 12 V
SSIO
13 P3[20]/D20/
PWM0[5]/DSR1 14 P1[11]/ENET_RXD2/
MCIDAT2/PWM0[6] 15 P0[8]/I2STX_WS/
MISO1/MAT2[2] 16 P1[12]/ENET_RXD3/
MCIDAT3/PCAP0[0]
17 P1[5]/ENET_TX_ER/
MCIPWR/PWM0[3] - - -
Row B
1 P3[2]/D2 2 P3[10]/D10 3 P3[1]/D1 4 P3[0]/D0
5 P1[1]/ENET_TXD1 6 V
SSIO
7 P4[30]/CS0 8 P4[24]/OE
9 P4[25]/WE 10 P4[29]/BLS3/
MAT2[1]/RXD3 11 P1[6]/ENET_TX_CLK/
MCIDAT0/PWM0[4] 12 P0[4]/I2SRX_CLK/RD2/
CAP2[0]
13 V
DD(3V3)
14 P3[19]/D19/
PWM0[4]/DCD1 15 P4[14]/A14 16 P4[13]/A13
17 P2[0]/PWM1[1]/TXD1/
TRACECLK - - -
Row C
1 P3[13]/D13 2 TDI 3 RTCK 4 P0[2]/TXD0
5 P3[9]/D9 6 P3[22]/D22/
PCAP0[0]/RI1 7 P1[8]/ENET_CRS_DV/
ENET_CRS 8 P1[10]/ENET_RXD1
9 V
DD(3V3)
10 P3[21]/D21/
PWM0[6]/DTR1 11 P4[28]/BLS2/
MAT2[0]/TXD3 12 P0[5]/I2SRX_WS/TD2/
CAP2[1]
13 P0[7]/I2STX_CLK/SCK1
/MAT2[1] 14 P0[9]/I2STX_SDA/
MOSI1/MAT2[3] 15 P3[18]/D18/
PWM0[3]/CTS1 16 P4[12]/A12
17 V
DD(3V3)
- - -
Row D
1 TRST 2 P3[28]/D28/
CAP1[1]/PWM1[5] 3 TDO 4 P3[12]/D12
5 P3[11]/D11 6 P0[3]/RXD0 7 V
DD(3V3)
8 P3[8]/D8
9 P1[2]/ENET_TXD2/
MCICLK/PWM0[1] 10 P1[16]/ENET_MDC 11 V
DD(DCDC)(3V3)
12 V
SSCORE
13 P0[6]/I2SRX_SDA/
SSEL1/MAT2[0] 14 P1[7]/ENET_COL/
MCIDAT1/PWM0[5] 15 P2[2]/PWM1[3]/
CTS1/PIPESTAT1 16 P1[13]/ENET_RX_DV
17 P2[4]/PWM1[5]/
DSR1/TRACESYNC - - -
Row E
1 P0[26]/AD0[3]/
AOUT/RXD3 2 TCK 3 TMS 4 P3[3]/D3