Zilog Z16C35 - Manual (Page 195)

Application Note
The Z180™ Interfaced with the SCC at MHZ
7-18
(Continued)
Figure 14. Z180 to SCC Interface Logic (Example)
T1 T2 Tw T3
1
6
100 ns
11
28
70 ns max
55 ns max
20 ns max
10 ns max
10 ns min
28 50 ns max
20 ns max
10 ns max
10 ns max 10 ns max
10 ns max
Address
/IORQ
/SCCSEL
HC74 /Q
HCT164 /CLR
HCT164 CLK
HCT164 Q0
20 ns max 20 ns max
HCT164 Q1
20 ns max 20 ns max
/RD (or, /WR)
RD* Q1
*SCCSEL
/SCCRD /[(RD*
/Q1* SCCSEL)
+ RESET]
15 ns max
9 55 ns max
15 ns max
30 ns ( > 0 ns)
200 ns typ. ( > 125 ns)
55 ns max 13
15 ns max
15 ns max
> 0 ns
Data (RD)
/SCCWR
Data (RD)
0 ns min
25 15 > 25 ns 120 ns max
15 ns min 24
29 210 ns SCC
> 0 ns
22
30
SCC Valid Data
Page 189 of 316
UM011002-0808