BECKHOFF EtherCAT IP Core for Xilinx FPGAs v3.00k - Manual (Page 120)

PDI Description
III-108 Slave Controller – IP Core for Xilinx FPGAs
S
P
I_
S
E
L
S
P
I_
C
L
K
m
o
d
e
0
S
P
I_
C
L
K
m
o
d
e
2
S
P
I_
C
L
K
m
o
d
e
3
S
P
I_
C
L
K
m
o
d
e
1
S
P
I_
D
O
(
M
IS
O
)
la
te
s
a
m
p
le
,
m
o
d
e
1
/3
S
P
I_
D
O
(
M
IS
O
)
la
te
s
a
m
p
le
,
m
o
d
e
0
/2
S
P
I_
D
O
(
M
IS
O
)
n
o
rm
a
l
s
a
m
p
le
,
m
o
d
e
1
/3
S
P
I_
D
O
(
M
IS
O
)
n
o
rm
a
l
s
a
m
p
le
,
m
o
d
e
0
/2
A 1
2
A 1
1
A 1
0
A 9
A 8
A 7
A 6
A 5
A 4
A 3
A 2
A 1
A 0
S
P
I_
D
I
(M
O
S
I)
I0 7
I0 6
I0 5
I0 4
I0 3
I0 2
I0 1
I0 0
I1 7
I1 6
I1 5
I1 4
I1 3
I1 2
I1 1
S
ta
tu
s
I0 6
I0 5
I0 4
I0 3
I0 2
I0 1
I0 0
I1 7
I1 6
I1 5
I1 4
I1 3
I1 2
I1 1
I0 7
I0 6
I0 5
I0 4
I0 3
I0 2
I0 1
I0 0
I1 7
I1 6
I1 5
I1 4
I1 3
I1 2
I1 1
I0 7
S
ta
tu
s
I0 6
I0 5
I0 4
I0 3
I0 2
I0 1
I1 7
I1 6
I1 5
I1 4
I1 3
I1 2
I1 1
A 1
2
A 1
1
A 1
0
A 9
A 8
A 7
A 6
A 5
A 4
A 3
A 2
A 1
A 0
S
P
I_
D
I
(M
O
S
I)
t S
E
L _ to
_ C
L K
t C
L K
t C
L K
t S
E
L _ to
_ D
O
_ v a lid
t S
E
L _ to
_
C
L K
SP I m od e 1 /3 SP I m od e 0 /2
A
d
d
re
s
s
/C
o
m
m
a
n
d
B
y
te
0
A
d
d
re
s
s
/C
o
m
m
a
n
d
B
y
te
1
D
a
ta
B
y
te
0
A 1
5
A 1
4
A 1
3
D
0 7
D
0 6
D
0 5
D
0 4
D
0 3
D
0 2
D
0 1
D
0 0
I2 7
I2 6
I2 5
I2 4
I2 3
I2 2
I2 1
I1 0
I2 7
I2 6
I2 5
I2 4
I2 3
I2 2
I2 1
A 1
5
A 1
4
A 1
3
D
0 7
D
0 6
D
0 5
D
0 4
D
0 3
D
0 2
D
0 1
D
0 0
A
d
d
re
s
s
/C
o
m
m
a
n
d
B
y
te
2
I2 0
I1 0
I2 7
I2 6
I2 5
I2 4
I2 3
I2 2
I2 1
I1 0
I2 7
I2 6
I2 5
I2 4
I2 3
I2 2
I2 1
I2 0
I2 0
A 1
2
A 1
1
I0 7
I0 6 I0 6
I0 7
I0 6
I0 7
S
ta
tu
s
I0 6
A 1
2
A 1
1
N
e
x t
a
c
c e
s
s
t a c c e
s s _ d e
la
y
t C
L K
_ to
_ S E
L
t C
L K
_ to
_ S
E L
t S
E
L _ to
_
D
O
_ in
v a
lid
C
0 2
C
0 1
C
0 0
C
1 2
C
1 1
C
1 0
re
s
re
s
C
0 2
C
0 1
C
0 0
C
1 2
C
1 1
C
1 0
re
s
re
s
I0 0
I1 0
I2 0
I0 7
S
ta
tu
s
I0 7
S
ta
tu
s
S
ta
tu
s
Fi
gu
re
49
: SPI
wr
ite
a
c
c
e
s
s
(
3
b
y
te
a
dd
res
s
in
g,
1
b
y
te
wr
ite
d
a
ta
)