Texas Instruments MSP430x1xx - Manual (Page 12)

Running Title—Attribute Reference
xii
Figures
2–1 MSP430 System Configuration 2-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–2 Bus Connection of Modules/Peripherals 2-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–1 Power-On Reset and Power-Up Clear Schematic 3-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–2 Power-On Reset Timing on Fast VCC Rise Time 3-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–3 Power-On Reset Timing on Slow VCC Rise Time 3-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–4 Interrupt Priority Scheme 3-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–5 Block Diagram of NMI Interrupt Sources 3-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–6 RST/NMI Mode Selection 3-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–7 Interrupt Processing 3-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–8 Return From Interrupt 3-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–9 Status Register (SR) 3-11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–10 MSP430x1xx Operating Modes for Basic Clock System 3-19 . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–11 Typical Current Consumption of 13x and 14x Devices vs Operating Modes 3-20 . . . . . . . . . .
4–1 Memory Map of Basic Address Space 4-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–2 Memory Data Bus 4-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–3 Bits, Bytes, and Words in a Byte-Organized Memory 4-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–4 ROM Organization 4-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–5 Byte and Word Operation 4-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–6 Register-Byte/Byte-Register Operations 4-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–7 Example of RAM/Peripheral Organization 4-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–1 Program Counter 5-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–2 System Stack Pointer 5-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–3 Stack Usage 5-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–4 PUSH SP and POP SP 5-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–5 Status Register Bits 5-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–6 Operand Fetch Operation 5-13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–7 Double Operand Instruction Format 5-18 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–8 Single Operand Instruction Format 5-19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–9 Conditional-Jump Instruction Format 5-20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–10 Core Instruction Map 5-23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6–1 Connection of the Hardware Multiplier Module to the Bus System 6-2 . . . . . . . . . . . . . . . . . . .
6–2 Block Diagram of the MSP430 16y16-Bit Hardware Multiplier 6-3 . . . . . . . . . . . . . . . . . . . . . . .
6–3 Registers of the Hardware Multiplier 6-9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–1 Basic Clock Schematic 7-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–2 Principle of LFXT1 Oscillator 7-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–3 Off Signals for the LFXT1 Oscillator 7-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–4 Off Signals for Oscillator XT2 7-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–5 Oscillator-Fault-Interrupt 7-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7–6 Oscillator-Fault Signal 7-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .