Intel PXA26X - Manual (Page 461)

Intel® PXA26x Processor Family Developer’s Manual 12-51
Universal Serial Bus Device Controller
0h 4060 0180 UDDR2 UDC Endpoint 2 Data Register
0h 4060 0200 UDDR3 UDC Endpoint 3 Data Register
0h 4060 0400 UDDR4 UDC Endpoint 4 Data Register
0h 4060 00A0 UDDR5 UDC Endpoint 5 Data Register
0h 4060 0600 UDDR6 UDC Endpoint 6 Data Register
0h 4060 0680 UDDR7 UDC Endpoint 7 Data Register
0h 4060 0700 UDDR8 UDC Endpoint 8 Data Register
0h 4060 0900 UDDR9 UDC Endpoint 9 Data Register
0h 4060 00C0 UDDR10 UDC Endpoint 10 Data Register
0h 4060 0B00 UDDR11 UDC Endpoint 11 Data Register
0h 4060 0B80 UDDR12 UDC Endpoint 12 Data Register
0h 4060 0C00 UDDR13 UDC Endpoint 13 Data Register
0h 4060 0E00 UDDR14 UDC Endpoint 14 Data Register
0h 4060 00E0 UDDR15 UDC Endpoint 15 Data Register
Table 12-32. UDC Control, Data, and Status Register Locations (Sheet 2 of 2)
Address Name Description