Altera Mentor Verification IP Altera Edition AMBA AXI3/4TM - Manual (Page 13)

13
September 2013
Mentor VIP AE AXI3/4 User Guide, V10.2b
List of Examples
Example 2-1. AXI3 Transaction Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Example 2-2. AXI4 Transaction Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Example 2-3. Slave Test Program Using get_write_addr_phase() . . . . . . . . . . . . . . . . . . . . 23
Example 6-1. Configuration and Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
Example 6-2. Write Transaction Creation and Execution . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
Example 6-3. Read Transaction Creation and Execution . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
Example 6-4. Write Burst Transaction Creation and Execution . . . . . . . . . . . . . . . . . . . . . . 141
Example 6-5. Read Burst Transaction Creation and Execution . . . . . . . . . . . . . . . . . . . . . . 142
Example 6-6. Outstanding Write Burst Transaction Creation and Execution . . . . . . . . . . . . 143
Example 6-7. master_ready_delay_mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
Example 6-8. m_wr_resp_phase_ready_delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
Example 6-9. m_rd_data_phase_ready_delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
Example 6-10. Configuration and Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
Example 6-11. Write Transaction Creation and Execution . . . . . . . . . . . . . . . . . . . . . . . . . . 148
Example 6-12. Read Transaction Creation and Execution . . . . . . . . . . . . . . . . . . . . . . . . . . 148
Example 6-13. Write Burst Transaction Creation and Execution . . . . . . . . . . . . . . . . . . . . . 150
Example 6-14. Read Burst Transaction Creation and Execution . . . . . . . . . . . . . . . . . . . . . 151
Example 6-15. Outstanding Write Burst Transaction Creation and Execution . . . . . . . . . . . 152
Example 6-16. handle_write_resp_ready() . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
Example 6-17. internal memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Example 6-18. do_byte_read() . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Example 6-19. do_byte_write() . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Example 6-20. set_read_address_ready_delay() . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Example 6-21. set_write_address_ready_delay() . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Example 6-22. set_write_data_ready_delay() . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Example 6-23. set_read_data_valid_delay() . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Example 6-24. set_wr_resp_valid_delay() . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Example 6-25. slave_mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
Example 6-26. Initialization and Transaction Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
Example 6-27. process_read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
Example 6-28. set_read_data_ready() . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
Example 6-29. handle_read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
Example 6-30. process_write. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
Example 6-31. handle_write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
Example 6-32. internal memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Example 6-33. do_byte_read() . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Example 6-34. do_byte_write() . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Example 6-35. m_rd_addr_phase_ready_delay. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Example 6-36. m_wr_addr_phase_ready_delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Example 6-37. m_wr_data_phase_ready_delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170