Texas Instruments TMS320C3x - Manual (Page 19)

Figures
xx
Figures
1–1 TMS320C3x Devices Block Diagram 1-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–1 TMS320C30 Block Diagram 2-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–2 TMS320C31 Block Diagram 2-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–3 TMS320C32 Block Diagram 2-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–4 Central Processing Unit (CPU) 2-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–5 Memory Organization of the TMS320C30 2-14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–6 Memory Organization of the TMS320C31 2-15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–7 Memory Organization of the TMS320C32 2-16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–8 TMS320C32-Supported Data Types and Sizes and External Memory Widths 2-20 . . . . . . . .
2–9 Peripheral Modules 2-22 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–10 DMA Controller 2-25 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–1 Extended-Precision Register Floating-Point Format 3-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–2 Extended-Precision Register Integer Format 3-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–3 Status Register (TMS320C30 andTMS320C31) 3-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–4 Status Register (TMS320C32 Only) 3-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–5 CPU/DMA Interrupt-Enable (IE) Register (TMS320C30 and TMS320C31) 3-9 . . . . . . . . . . .
3–6 CPU/DMA Interrupt-Enable (IE) Register (TMS320C32) 3-9 . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–7 TMS320C30 CPU Interrupt Flag (IF) Register 3-12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–8 TMS320C31 CPU Interrupt Flag (IF) Register 3-12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–9 TMS320C32 CPU Interrupt Flag (IF) Register 3-12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–10 Effective Base Address of the Interrupt-Trap Vector Table 3-14 . . . . . . . . . . . . . . . . . . . . . . . . .
3–11 Interrupt and Trap Vector Locations 3-15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–12 I/O Flag (IOF) Register 3-16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–1 TMS320C30 Memory Maps 4-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–2 TMS320C31 Memory Maps 4-6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–3 TMS320C32 Memory Maps 4-8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–4 TMS320C30 Peripheral Bus Memory-Mapped Registers 4-10 . . . . . . . . . . . . . . . . . . . . . . . . . .
4–5 TMS320C31 Peripheral Bus Memory-Mapped Registers 4-11 . . . . . . . . . . . . . . . . . . . . . . . . . .
4–6 TMS320C32 Peripheral Bus Memory-Mapped Registers 4-13 . . . . . . . . . . . . . . . . . . . . . . . . . .
4–7 Reset, Interrupt, and Trap Vector Locations for the TMS320C30
Microprocessor Mode
4-15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–8 Reset, Interrupt, and Trap Vector Locations for theTMS320C31
Microprocessor Mode
4-16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–9 Interrupt and Trap Branch Instructions for the TMS320C31 Microcomputer Mode 4-17 . . . . .
4–10 Interrupt and Trap Vector Locations for TMS320C32 4-18 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–11 Address Partitioning for Cache Control Algorithm 4-19 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4–12 Instruction-Cache Architecture 4-20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .