Texas Instruments TMS320C3x - Manual (Page 317)

Configuration
10-14
By setting the bit fields of the STRB0 bus control register with a physical-
memory width of 32 bits and a data type size of 32 bits, the external address
referring to the STRB0 location is identical to the internal address used by the
‘C32 CPU. Alternatively, setting the bit fields of the STRB1 bus control register
with a physical memory width of 16-bit and a data-type size of 16-bit, the ad-
dress presented by the ‘C32 external pins is the internal address shifted right
by one bit with A
23
driving A
23
and A
22
. Since the STRB1 memory-bank address
pins A
23
A
22
A
21
...A
1
A
0
are connected to the ‘C32 address pins A
22
A
21
...A
1
A
0
A
–1
,
the address seen by the STRB1 memory bank is identical to the ‘C32 CPU
internal address.
Table 10–2. Data-Access Sequence for a Memory Configuration with Two Banks
ББББББ
Б ББББ Б
ББББББ
Instruction #
ББББББ
Б ББББ Б
ББББББ
Internal
Address Bus ББББББ
Б ББББ Б
ББББББ
External
Address Pins БББББББББ
Б БББББББ Б
БББББББББ
Active Strobe Byte Enable
БББББББ
Б БББББ Б
БББББББ
Accessed
Data Pins
ББББББ
ББББББ
(2)
ББББББ
ББББББ
4000h
ББББББ
ББББББ
4000h
БББББББББ
БББББББББ
STRB0_B0 / B1 / B2 / B3
ББББ
ББББ
D
31–0 ББББ
ББББ
4000h
ББББББ
ББББББ
(3) ББББББ
ББББББ
4001h ББББББ
ББББББ
4001h БББББББББ
БББББББББ
STRB0_B0 / B1 / B2 / B3 ББББ
ББББ
D
31–0
ББББ
ББББ
4001h
ББББББ
Б ББББ Б
ББББББ
(4)
ББББББ
Б ББББ Б
ББББББ
4002h
ББББББ
Б ББББ Б
ББББББ
4002h
БББББББББ
Б БББББББ Б
БББББББББ
STRB0_B0 / B1 / B2 / B3
ББББ
Б ББ Б
ББББ
D
31–0
ББББ
Б ББ Б
ББББ
4002h
ББББББ
ББББББ
(5)
ББББББ
ББББББ
4003h
ББББББ
ББББББ
4003h
БББББББББ
БББББББББ
STRB0_B0 / B1 / B2 / B3
ББББ
ББББ
D
31–0
ББББ
ББББ
4003h
ББББББ
Б ББББ Б
ББББББ
(8) ББББББ
Б ББББ Б
ББББББ
900000h ББББББ
Б ББББ Б
ББББББ
C80000h БББББББББ
Б БББББББ Б
БББББББББ
STRB1_B0 / B1 and
STRB1_B3 / A–1 = 0 ББББ
Б ББ Б
ББББ
D
15–0 ББББ
Б ББ Б
ББББ
900000h
ББББББ
ББББББ
(9)
ББББББ
ББББББ
900001h
ББББББ
ББББББ
C80001h
БББББББББ
БББББББББ
STRB1_B0 / B1 and
ББББ
ББББ
D
15–0 ББББ
ББББ
900001h
ББББББ
ББББББ
ББББББ
ББББББ
ББББББ
ББББББ
БББББББББ
БББББББББ
STRB1_B3 / A–1 = 1 ББББ
ББББ
ББББ
ББББ
The ability of the ‘C32 device to select a single byte from a single external
memory location or combinations of bytes from several contiguous memory
locations dictates that the internal address seen by the CPU correspond to a
shifted version of the address presented to the external pins. The ’C32 external
memory interface handles this conversion automatically as long as you configure
the bus control register to match the external memory configuration present in
your hardware implementation.
As seen in Figure 2–8 on page 2-20, ’C32 handles nine different memory
access cases. The following sections discuss these cases in detail.